1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
1. Panel DL 2203C2. Panel DL 2203D3. Panel DL 2203S4. Jumper
4. Prinsip Kerja rangkaian [Kembali]
JK Flip flop ini adalah flip flop yang tidak memiliki kondisi terlarang dan memiliki 2 input yaitu j, k dan clock. apabila inputnya sama sama 1 maka output toggle jika sama sama 0 maka outputnya tetap dan apabila j=1 k=0 maka outputnya 1 dan jika j=0 k=1 maka output 0
D flipflop ini adalah pengembangan dari Rs flip flop yang memiliki inputan D dan clock yang mana akan aktif saat aktif high yaitu saat terjadi perubahan sinyal dari 0 ke 1. yang mana nilai dari output akan berubah jika clock nya aktif high. dimana hasil keluaran tergantung data yang dimasukan pada kaki D. apabila D=0 maka output 0 jika D=1 maka output 1 dan clock harus dalam keaadaan aktif high.
6. Analisa [Kembali]
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian
jawab :
dari hasil percobaan yang dilakukan maka outputan akan bernilai 1 maka outputan nya adalah Q=1 dan Q'=1 hal ini dikarenakan saklar B0 dan B1 yang terhubung ke kaki R dan S itu terlebih dahulu di notkan karena ada lambang not(d lorenzo) pada kaki R dan S sehingga inputannya yang 0 menjadi 1 sehingga sesuai dengan teori apabila R dan S sama sama 1 maka outpunya keduanya bernilai 1 atau kondisi terlarang
2. bagaimana jika B3 diputuskan dan tidak dihubungkan dengan rangkaian apa yang terjadi pada ranagkaian ?
jawab :
jika pengambilan output berdasarkan kaki R dan S maka tidak ada pengaruh jika B3 diputuskan. akan tetapi jika pengambilan output berdasarkan kaki J dan K maka output tidak akan berubah walaupun inputannya diganti ganti hal ini terjadi karena pada inputan J dan K membutuhkan kondisi clock aktif high agar bisa berganti outputnya karena B3 yang terhubung ke clock diputus sehingga tidak mungkin clocknya akan aktif high
3. jelaskan apa yang dimaksud dengan kondisi toggle, kondisi not change dan kondisi terlarang pada flip flop
jawab :
kondisi toggle adalah kondisi dimana nilai ouyputnya selalu berubah ubah. misalnya sekarang Q=0 danQ'=1 maka apabila clock ada perubahan sinyal (aktif high/low) maka outputnya dapat berganti menjadi Q=1 dan Q'=0 kondisi ini dapat terjadi pada JK dan T flipflop dimana biasanya kondisi ini terjadi saat semua inputan bernilai 1.
kondisi not change adalah suatu kondisi dimana nilai outputannya tidak berubah( sama dengan kondisi sebelumnya) yang mana biasnya terjadi jika semua inputan bernilai 0
kondisi terlarang adalah suatu kondisi dimana nilai Q =1 dan Q'=1 hal ini bertentangan dengan asas boolean yang mana nilai Q dan Q' itu tidak boleh sama
Tidak ada komentar:
Posting Komentar